Preview

Вопросы радиоэлектроники

Расширенный поиск

МАРШРУТ РАЗРАБОТКИ И ВЕРИФИКАЦИИ ЦИФРОВОЙ ЧАСТИ МНОГОСТАДИЙНОГО СИГМА-ДЕЛЬТА АЦП

https://doi.org/10.21778/2218-5453-2018-8-56-63

Полный текст:

Аннотация

Для решения ряда задач радиолокации требуются аналого-цифровые преобразователи (АЦП), обладающие одновременно и высоким отношением сигнала к шуму, и большой полосой пропускания сигнала. Задача проектирования подобного АЦП является настоящим вызовом при разработке аналоговой части, цифровой части и ее верификации. Маршрут разработки цифровой части должен учитывать возможность изменения спецификации аналоговой части на всех этапах проектирования, предоставлять возможность быстро получить синтезируемый RTL-код устройства и провести его функциональную верификацию. Для уменьшения временных затрат на разработку и верификацию в маршруте были использованы средства автоматизации. В данной статье описан разработанный программный комплекс, генерирующий синтезируемый RTL (Register Transfer Level) код и конфигурации верификационного окружения для каждого этапа разработки аналоговой части многостадийного сигма-дельта АЦП.

Об авторах

М. Н. Скрипниченко
Национальный исследовательский университет «МИЭТ»; АО «Научно-производственный центр “ЭЛВИС”»
Россия

аспирант кафедры ПКИМС, 124498, Москва, Зеленоград, площадь Шокина, д. 1, стр. 7, тел.: 8 (965) 126-15-53;

инженер, 124498, Москва, Зеленоград, проезд № 4922, д. 4, стр. 2, тел.: 8 (495) 926-79-57.



И. А. Липатов
Национальный исследовательский университет «МИЭТ»; АО «Научно-производственный центр “ЭЛВИС”»
Россия

аспирант кафедры ПКИМС, 124498, Москва, Зеленоград, площадь Шокина, д. 1, стр. 7, тел.: 8 (965) 126-15-53;

инженер, 124498, Москва, Зеленоград, проезд № 4922, д. 4, стр. 2, тел.: 8 (495) 926-79-57.



Список литературы

1. Айфичер Э., Джервис Б. Цифровая обработка сигналов. Практический подход. 2004. С. 230–235.

2. Bhatnagar H. Advanced ASIC Chip Synthesis Using Synopsys® Design CompilerTM Physical CompilerTM and PrimeTime®. Springer Science & Business Media, 2012, 284 p.

3. Mehta A. B. ASIC/SoC Functional Design Verification A Comprehensive Guide to Technologies and Methodologies. Springer, 2018, pp. 65–70.

4. Carusone T., Johns D., Martin K. Analog Integrated Circuit Design, 2nd edition. Wiley, 2011, 365 p.

5. Kester W. Understand SINAD, ENOB, SNR, THD, THD + N, and SFDR so You Don’t Get Lost in the Noise Floor. Analog Devices Inc., 2009, pp. 1–8.


Рецензия

Для цитирования:


Скрипниченко М.Н., Липатов И.А. МАРШРУТ РАЗРАБОТКИ И ВЕРИФИКАЦИИ ЦИФРОВОЙ ЧАСТИ МНОГОСТАДИЙНОГО СИГМА-ДЕЛЬТА АЦП. Вопросы радиоэлектроники. 2018;(8):56-63. https://doi.org/10.21778/2218-5453-2018-8-56-63

For citation:


Skripnichenko M.N., Lipatov I.A. DESIGN AND VERIFICATION FLOW OF MULTI-STAGE SIGMA-DELTA ADC DIGITAL CORE. Issues of radio electronics. 2018;(8):56-63. (In Russ.) https://doi.org/10.21778/2218-5453-2018-8-56-63

Просмотров: 202


Creative Commons License
Контент доступен под лицензией Creative Commons Attribution 4.0 License.


ISSN 2218-5453 (Print)
ISSN 2686-7680 (Online)