РЕАЛИЗАЦИЯ ПРЕДЕЛЬНО ВОЗМОЖНОГО ТЕМПА ОБРАБОТКИ НА ПЛИС
Аннотация
В статье рассмотрены возможности ПЛИС фирмы Xilinx с целью достижения максимального темпа обработки. На примерах показаны часто возникающие проблемы и способы их решения.
Об авторах
А. А. Смирнов
Научно-исследовательский институт вычислительных комплексов им. М. А. Карцева
Россия
Россия
инженер
АО «НИИВК им. М. А. Карцева», 117437, Москва, ул. Профсоюзная, д. 108, тел.: +7 (495) 330-02-92
А. С. Андреев
Научно-исследовательский институт вычислительных комплексов им. М. А. Карцева
Россия
Россия
ведущий инженер
АО «НИИВК им. М. А. Карцева», 117437, Москва, ул. Профсоюзная, д. 108, тел.: +7 (495) 330-02-92
Е. Ю. Петров
Научно-исследовательский институт вычислительных комплексов им. М. А. Карцева
Россия
Россия
к. т. н., старший научный сотрудник
АО «НИИВК им. М. А. Карцева», 117437, Москва, ул. Профсоюзная, д. 108, +7 (495) 330-02-92
Список литературы
1. LogiCORE IP Multiplier v11.2. М., 2011. 13 с. Available at: http://www.xilinx.com/support/documentation/use_guides/xbip_multadd_ds717.pdf
2. LogiCORE IP DSP48 Macro v2.1. М., 2011. 17 с. Available at: http://www.xilinx.com/support/documentation/use_guides/dsp48_macro_ds754.pdf
Для цитирования:
Смирнов А.А., Андреев А.С., Петров Е.Ю. РЕАЛИЗАЦИЯ ПРЕДЕЛЬНО ВОЗМОЖНОГО ТЕМПА ОБРАБОТКИ НА ПЛИС. Вопросы радиоэлектроники. 2017;(2):62-64.
For citation:
Smirnov A., Andreev A., Petrov E. IMPLEMENTATION OF THE MAXIMUM ALLOWABLE RATE OF PROCESSING ON FPGA. Issues of radio electronics. 2017;(2):62-64. (In Russ.)
Просмотров: 63
Послать статью по эл. почте 
