Preview

Вопросы радиоэлектроники

Расширенный поиск

ВЛИЯНИЕ ПОДСИСТЕМЫ ПАМЯТИ ВОСЬМИЯДЕРНОГО МИКРОПРОЦЕССОРА «ЭЛЬБРУС‑8C» НА ЕГО ПРОИЗВОДИТЕЛЬНОСТЬ

Полный текст:

Аннотация

В статье приведены структурная схема и характеристики восьмиядерного микропроцессора «Эльбрус‑8C» и его подсистемы памяти. Проанализировано влияние объема кэш-памяти на однопоточную производительность микропроцессора, и исследована масштабируемость многопоточной производительности. Приведены результаты измерений пропускной способности подсистемы памяти и анализ ее влияния на производительность микропроцессора.

Об авторах

А. С. Кожин
АО «МЦСТ»
Россия

старший инженер

119334, Москва, ул. Вавилова, д. 24, тел.: 8 (499) 135‑31‑08



М. И. Нейман-заде
АО «МЦСТ»; ПАО «ИНЭУМ им. И. С. Брука»
Россия

к. ф.-м. н, начальник отделения
119334, Москва, ул. Вавилова, д. 24, тел.: 8 (499) 135‑88‑69



В. В. Тихорский
АО «МЦСТ»; ПАО «ИНЭУМ им. И. С. Брука»
Россия

начальник отдела

119334, Москва, ул. Вавилова, д. 24, тел.: 8 (499) 135‑35‑51



Список литературы

1. Kozhin A. S, Polyakov N. Yu., Alfonso D. M., Demenko R. V., Klishin P. A., Kozhin E. S., Slesarev M. V., Smirnova E. V., Smirnov D. A., Smolyanov P. A., Kostenko V. O., Gruzdov F. A., Tikhorskiy V. V., Sakhin Y. K. The 5th Generation 28nm 8-Core VLIW «Elbrus‑8C» Processor Architecture. Proceedings of the International Conference on Engineering and Telecommunication (EnT‑2016). Moscow, 2016, pp. 85–89.

2. Микроархитектура восьмиядерного универсального микропроцессора «Эльбрус‑8C» / Д. М. Альфонсо, Р. В. Деменко, А. С. Кожин, Е. С. Кожин, Р. Е. Колычев, В. О. Костенко, Н. Ю. Поляков, Е. В. Смирнова, Д. А. Смирнов, П. А. Смольянов, В. В. Тихорский // Вопросы радиоэлектроники. 2016. Т. 4. № 3. С. 6–13.

3. Кэш третьего уровня и поддержка когерентности микропроцессора «Эльбрус‑4С+» / А. С. Кожин, Е. С. Кожин, В. О. Костенко, А. В. Лавров // Вопросы радиоэлектроники. 2013. № 3. С. 26–38.

4. Кожин А. С., Сахин Ю. Х. Коммутация соединений процессорных ядер с общим кэшем третьего уровня микропроцессора «Эльбрус‑4С+» // Вопросы радиоэлектроники. 2013. Т. 4. № 3. С. 5–14.

5. Вараксин В. Н., Исаев М. В., Сахин Ю. Х. Оптимизация межпроцессорного протокола когерентности с помощью справочника микропроцессора «Эльбрус‑4С+» // Вопросы радиоэлектроники. 2013. Т. 4. № 3. С. 14–26.

6. Jaleel A., Hasenplaugh W., Qureshi M., Sebot J., Steely Jr. S., Emer J. Adaptive insertion policies for managing shared caches. Proceedings of the 17th international conference on Parallel architectures and compilation techniques. ACM, 2008, pp. 208–219.

7. Henning J. L. SPEC CPU2006 benchmark descriptions. ACM SIGARCH Computer Architecture News. 2006, vol. 34, no. 4, pp. 1–17.

8. Jaleel A. Memory characterization of workloads using instrumentation-driven simulation [Электронный ресурс]. Intel Corporation, VSSAD Technical Report, 2007. URL: http://www.jaleels.org/ajaleel/publications/SPECanalysis.pdf


Для цитирования:


Кожин А.С., Нейман-заде М.И., Тихорский В.В. ВЛИЯНИЕ ПОДСИСТЕМЫ ПАМЯТИ ВОСЬМИЯДЕРНОГО МИКРОПРОЦЕССОРА «ЭЛЬБРУС‑8C» НА ЕГО ПРОИЗВОДИТЕЛЬНОСТЬ. Вопросы радиоэлектроники. 2017;(3):13-21.

For citation:


Kozhin A.S., Neiman-zade M.I., Tikhorskiy V.V. MEMORY SUBSYSTEM IMPACT ON THE 8-CORE «ELBRUS‑8C» PROCESSOR PERFORMANCE. Issues of radio electronics. 2017;(3):13-21. (In Russ.)

Просмотров: 25


Creative Commons License
Контент доступен под лицензией Creative Commons Attribution 4.0 License.


ISSN 2218-5453 (Print)