Preview

Вопросы радиоэлектроники

Расширенный поиск

СИНТЕЗАТОР СИНХРОСИГНАЛОВ НА ОСНОВЕ DLL С ДРОБНЫМ КОЭФФИЦИЕНТОМ УМНОЖЕНИЯ ЧАСТОТЫ ДЛЯ МИКРОПРОЦЕССОРОВ СЕМЕЙСТВА ≪ЭЛЬБРУС≫

Полный текст:

Аннотация

Рассматриваются принципы построения и особенности проектирования синтезатора синхросигналов, основанного на управляемой линии задержки (DLL), который позволяет под управлением ОС выполнять «на лету» изменение частот синхронизации узлов микропроцессора без прерывания вычислительного процесса. Синтезатор разработан по технологическим нормам 28 нм для микропроцессоров семейства «Эльбрус» и позволяет из одного опорного высокочастотного сигнала синтезировать до четырех рабочих синхросигналов с дробными значениями коэффициентов умножения в диапазоне от 1/2 до 2.

Об авторах

А. В. Мальшин
АО «МЦСТ»; ПАО «ИНЭУМ им. И. С. Брука»
Россия

к. т. н., начальник отдела

119334, Москва, ул. Вавилова, д. 24, тел.: 8 (499) 135‑42‑02



И. А. Есаков
АО «МЦСТ»; ПАО «ИНЭУМ им. И. С. Брука»
Россия

инженер 1-й категории

119334, Москва, ул. Вавилова, д. 24, тел.: 8 (499) 135‑42‑02



Л. А. Портнова
АО «МЦСТ»
Россия

инженер

119334, Москва, ул. Вавилова, д. 24, тел.: 8 (499) 135‑44‑61



Список литературы

1. Chandracasan A., Bowhill W. J., Fox F. Design of high-performance microprocessor circuits. NY: The Institute of Electrical and Electronics Engineers, 2001.

2. Barrett C. Fractional/Integer-N PLL basics. Texas Instruments, Aug. 1999.

3. Старилов М. В. Цифровой генератор тактовых частот с ФАПЧ для применения в составе Сн К. М.: Техносфера, Международный форум «Микроэлектроника‑2016», 2016.

4. Chien G., Gray P. R. A 900-MHz Local Oscillator using a DLL-Based Frequency Multiplier Technique for PCS applications. IEEE Journal of solid-state circuits, vol. 35, no. 12, Dec. 2000.

5. Cheng J. A delay-locked loop for multiple clock phases/delays generation. Georgia Institute of Technology, 2005.

6. Garlepp B. W., Donnely K. S. A portable digital DLL for High-speed CMOS interface circuits. IEEE Journal of solid-state circuits, vol. 34, no. 5, Dec. 1999.

7. Kawamoto T., Ueda K., Noto T. 480 GHz 10-tap clock generator using edge-combiner DLL for USB2.0 applications. Journal of Electrical and computer engineering, 2012.


Для цитирования:


Мальшин А.В., Есаков И.А., Портнова Л.А. СИНТЕЗАТОР СИНХРОСИГНАЛОВ НА ОСНОВЕ DLL С ДРОБНЫМ КОЭФФИЦИЕНТОМ УМНОЖЕНИЯ ЧАСТОТЫ ДЛЯ МИКРОПРОЦЕССОРОВ СЕМЕЙСТВА ≪ЭЛЬБРУС≫. Вопросы радиоэлектроники. 2017;(3):83-89.

For citation:


Malshin A.V., Esakov I.A., Portnova L.A. THE CLOCK SYNTHESIZER ON DLL-BASED FRACTIONAL FREQUENCY MULTIPLIER FOR «ELBRUS» SERIES MICROPROCESSOR. Issues of radio electronics. 2017;(3):83-89. (In Russ.)

Просмотров: 33


Creative Commons License
Контент доступен под лицензией Creative Commons Attribution 4.0 License.


ISSN 2218-5453 (Print)
ISSN 2686-7680 (Online)