Preview

Вопросы радиоэлектроники

Расширенный поиск

Высокопроизводительный векторный мультиформатный умножитель для процессоров цифровой обработки сигналов

https://doi.org/10.21778/2218-5453-2019-8-31-36

Полный текст:

Аннотация

В работе представлены архитектура и основные характеристики высокопроизводительного векторного мультиформатного умножителя, предназначенного для установки в цифровом сигнальном процессоре (Digital Signal Processor, DSP). Предлагаемый умножитель создан на матрице 8´8 целочисленных 13-разрядных умножителей, на основе произведений которых с помощью дерева сумматоров формируются произведения 8-, 16-, 32и 64-разрядных чисел с фиксированной точкой, произведения чисел с плавающей точкой половинной, одинарной и двойной точности, а также различные суммы произведений, в том числе фильтры и произведения матриц. Показано, что при рабочей частоте 600 МГц сложный функциональный блок высокопроизводительного векторного мультиформатного умножителя имеет почти в полтора раза меньшую площадь по сравнению с неуниверсальным устройством аналогичной производительности.

Об авторе

И. А. Беляев
АО «Научно-производственный центр «ЭЛВИС»
Россия

Беляев Иван Андреевич, ведущий инженер 

124498, Москва, Зеленоград, проезд № 4922, д. 4, стр. 2



Список литературы

1. Mokrian P., Ahmadi M., Jullien G., Miller W. C. A reconfigurable digital multiplier architecture. CCECE (Canadian Conference on Electrical and Computer Engineering), 2003. P. 125–128.

2. Lin R. A reconfigurable low power high performance matrix multiplier design. IEEE First International Symposium on Quality Electronic Design, 2000. P. 321–328.

3. Shanmugapriyan S., Sivanandam K. Area efficient run time reconfigurable architecture for double precision multiplier. IEEE 9th International Conference on Intelligent Systems and Control (ISCO), 2015. P. 1–6.

4. Akkaş A., Schulte N. J. Dual mode floating point multiplier architectures with parallel operations // Journal of Systems Architecture. 2006. No. 52 (10). P. 549–562.

5. Kunchigi V., Kulkarni L., Kulkarni S. High speed and area efficient vedic multiplier. International Conference on Devices, Circuits and Systems (ICDCS), 2012. P. 360–364.

6. Sri S. S., Kayalvizhi N. Power aware and high speed reconfigurable modified booth multiplier. IEEE Recent Advances in Intelligent Computational Systems, 2011. P. 352–356.

7. Brunelli C., Salmela P., Takala J., Nurmi J. A flexible multiplier for media processing. IEEE Workshop on Signal Processing Systems Design and Implementation, 2005. P. 70–74.

8. Liu D., Wang M., Wang Y., Su H. A multi functional floating point multiplier. IEEE 9th International Conference on AntiCounterfeiting, Security, and Identification (ASID), 2015. P. 56–60.

9. Gerlach L., Paya Vaya G., Blume H. An area efficient realand complex valued multiply accumulate SIMD unit for digital signal processors. IEEE Workshop on Signal Processing Systems (SiPS), 2015. P. 1–6.

10. Danysh A., Tan D. Architecture and implementation of a vector/SIMD multiply accumulate unit // IEEE Transactions on Computers. 2005. No. 54 (3). P. 284–293.

11. Jaiswal M. K., So H. Dual mode double precision/two parallel single precision floating point multiplier architecture. IFIP/IEEE International Conference on Very Large Scale Integration (VLSI SoC), 2015. P. 213–218.

12. Liu Y., Liu L., Owall V., Chen S. Implementation of a dynamic wordlength SIMD multiplier. Norchip Conference, 2014. P. 1–4.

13. Карацуба А., Офман Ю. Умножение многозначных чисел на автоматах // Доклады Академии Наук СССР. 1962. Т. 145. № 2. С. 293–294.


Для цитирования:


Беляев И.А. Высокопроизводительный векторный мультиформатный умножитель для процессоров цифровой обработки сигналов. Вопросы радиоэлектроники. 2019;(8):31-36. https://doi.org/10.21778/2218-5453-2019-8-31-36

For citation:


Belyaev I.A. High perfomance multi-format SIMD multiplier for digital signal processors. Issues of radio electronics. 2019;(8):31-36. (In Russ.) https://doi.org/10.21778/2218-5453-2019-8-31-36

Просмотров: 76


Creative Commons License
Контент доступен под лицензией Creative Commons Attribution 4.0 License.


ISSN 2218-5453 (Print)
ISSN 2686-7680 (Online)